高阻态输出电压（高阻态输出电压波形图）
本文目录一览：
三态逻辑是什么?
1、不定态：是指在引脚上所加的或输出的电压在1V~2V之间，这个电平是不确定的状态。引脚可以是输入脚，也可以输出脚。三态逻辑 在数字电路中，三态逻辑（英语：Three-state logic）允许输出端在0和1两种逻辑电平之外呈现高阻态，等效于将输出的影响从后级电路中移除。
2、tri-stated在电路领域中通常指的是三态逻辑。这里的tri来源于triple，即三的意思，state则是状态的意思。在电路设计中，三态意味着存在三种状态：高电平、低电平以及高阻态。高阻态是与0和1并列的第三种状态，通常用来表示信号未被驱动或悬空。
3、三态门，三态电路是一种重要的总线接口电路。
4、CMOS（互补金属氧化物半导体）门电路的输入端不能悬空是因为CMOS门电路采用的是三态逻辑（Tri-state logic）设计。三态逻辑中，除了逻辑高电平（1）和逻辑低电平（0）之外，还存在第三种状态，即高阻抗状态（Z）。
三态门的输出电压问题?
1、如果输出端是开路，则没有输出电压，也不是接地，即使测量到电压也是感应电压而已。如果输出端接有逻辑门，就是逻辑门的开路输入电压，TTL 芯片典型值是 4V 。
2、三态门分为输出，输入，和空置。输出时会出现高低变化的脉冲串。幅度基本和器件的电源电压相同。输入状态端口对地具有很高阻值，等待外部信号输入，其内部对应的是运放的输入端。空置是对地电阻无限大，既不能输出也不能输入。这三态门内部具有一组模拟开关受芯片程序控制。
3、看你的接线情况，如果通过电阻接正，则，是电源电压；如果通过电阻接地，则，是0V；如果有电阻分压，则，是分压值。
为什么电压器件要高阻输出?
1、高阻可以尽可能的对被测电路带来尽可能小的能量搛取；2。高阻电路可以给被测电路带来尽可能小的影响。
2、综上所述，高阻态是电路中的一种电平状态，主要表现为输出电压高，代表逻辑“1”的状态。在电路中有广泛的应用，对电路的正常工作起着重要作用。
3、因为电源的内阻可以看作串联在电路中，电压源要保持输出电压稳定，就要保证内阻远低于负载电阻，才能在负载电阻变动的情况下基本保持输出电压不变（电动势几乎全部落在负载上）。
微机原理中的三态输出是怎么回事?是哪三态?
在微机原理中，三态输出是一种特殊的输出模式。这种模式下，输出可以呈现三种状态：高电平状态、低电平状态以及高阻态。高电平状态指的是输出信号电压处于逻辑1的状态，通常情况下为5V或3V，具体数值取决于电路设计。
三态门，三态电路是一种重要的总线接口电路。这里的三态，是指它的输出既可以是一般二值逻辑电路的正常的“0”状态和“1”状态，又可以保持特有的高阻抗状态，第三种状态——高阻状态的门电路 （高阻态相当于隔断状态）。 处于高阻抗状态时，其输出相当于断开状态，没有任何逻辑控制功能。
三态门除了可以输出高电平和低电平外，还有第三个状态：高阻 三态门应用很广，在微机原理中，数据中线，地址总线等，由于可能有多个设备共用。相当于将多个门电路的输出并联在一起。
三态功能对于三个输出态 高电平（1），低电平（0），高阻态（Z）可以了解一下数字电路中有关三态门的内容 总线上的缓冲器之所以具备三态，是因为数据总线通常是双向的。如果你的缓冲器输出与数据写入方向一致，那么当读出数据时，该缓冲器的输出不能影响到当前总线的数据状态，故需表现为高阻态。
高阻态到底是什么意思?
高阻态是一个数字电路里常见的术语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定的。
可以把它理解成一个比较器，并且这个输入端的电阻很大。就像万用表的电压档，当电压达到一个单片机的高电平识别信号时，就是高电平，反过来当电压低于一定值时，就是低电平。
高阻态相当于断路。很多数字器件的IO口同时具备输入和输出功能，只要改变IO口设置就可切换，而不需要动硬件电路。不一定一定就是输出口。这个在单片机领域非常多见。比如IO口输出后接一个下拉电阻到地，电阻顶端的电压到底是0V还是5V，还得看后面的电路。
当上管V1导通、下管V1截止时，P0输出高电平；当上管V1截止、下管V2导通时，P0输出低电平；当VV2都截止时，就是高阻态。国为场效应管截止时DS间阻抗非常高（近似于开路），两管都截止就近似于P0口悬空。高阻态就是在两只管都截止时产生的。
